在解析電路設(shè)計(jì)誤區(qū)之前，我們先來(lái)看看電子電路設(shè)計(jì)基本流程。
1、先分析所要實(shí)現(xiàn)的功能，并對(duì)其功能進(jìn)行歸類整合，明確輸入變量、輸出變量和中間變量。
2、提出電路的功能要求，明確各功能塊的功能及其相互間的連接關(guān)系，并作框圖設(shè)計(jì)。
3、確定或者設(shè)計(jì)各單元電路，確定其中的主要器件，給出單元電路圖。
4、整合各單元電路，規(guī)范設(shè)計(jì)統(tǒng)一的供電電路即電源電路，并做好級(jí)聯(lián)的設(shè)計(jì)。
5、設(shè)計(jì)詳盡電路全圖，確定全部元器件并給出需用元器件清單。
6、根據(jù)元器件和電路設(shè)計(jì)印制電路板圖，并給出相應(yīng)的元器件分布圖、接線圖等。如果是整機(jī)的，一般還要提供整機(jī)結(jié)構(gòu)圖。
7、實(shí)現(xiàn)工藝比較復(fù)雜以及有特殊工藝要求的，需要給出工藝要求說(shuō)明，或者給出工藝設(shè)計(jì)報(bào)告。
8、進(jìn)行業(yè)余設(shè)計(jì)或者屬于單體實(shí)驗(yàn)開發(fā)類的電路設(shè)計(jì)時(shí)，還要經(jīng)過(guò)調(diào)試與測(cè)試。并給出實(shí)驗(yàn)與測(cè)試的結(jié)果。
9、寫出設(shè)計(jì)說(shuō)明書或者設(shè)計(jì)報(bào)告。
集成電路設(shè)計(jì)流程
1、電路設(shè)計(jì)
依據(jù)電路功能完成電路的設(shè)計(jì)。
2、前仿真
電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數(shù)的仿真。
3、版圖設(shè)計(jì)（Layout）
依據(jù)所設(shè)計(jì)的電路畫版圖。一般使用Cadence軟件。
4、后仿真
對(duì)所畫的版圖進(jìn)行仿真，并與前仿真比較，若達(dá)不到要求需修改或重新設(shè)計(jì)版圖。
5、后續(xù)處理
將版圖文件生成GDSII文件交予Foundry流片。
電路設(shè)計(jì)誤區(qū)解析
電路設(shè)計(jì)誤區(qū)（一）
誤區(qū)一：這板子的PCB 設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧。
點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB 面積，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中，PCB 廠家降價(jià)所考慮的因素除了商務(wù)因素外，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB 的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應(yīng)商的成本，也就給降價(jià)找到了理由。
電路設(shè)計(jì)誤區(qū)（二）
誤區(qū)二：這些總線信號(hào)都用電阻拉一下，感覺放心些。
點(diǎn)評(píng)：信號(hào)需要上下拉的原因很多，但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下，但拉一個(gè)被驅(qū)動(dòng)了的信號(hào)，其電流將達(dá)毫安級(jí)，現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位，可能還有244/245 隔離后的總線及其它信號(hào)，都上拉的話，幾瓦的功耗就耗在這些電阻上了。
電路設(shè)計(jì)誤區(qū)（三）
誤區(qū)三：CPU 和FPGA的這些不用的I/O 口怎么處理呢？先讓它空著吧，以后再說(shuō)。
點(diǎn)評(píng)：不用的I/O 口如果懸空的話，受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)了，而MOS 器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果把它上拉的話，每個(gè)引腳也會(huì)有微安級(jí)的電流，所以最好的辦法是設(shè)成輸出（當(dāng)然外面不能接其它有驅(qū)動(dòng)的信號(hào)）。
電路設(shè)計(jì)誤區(qū)（四）
誤區(qū)四：這款FPGA還剩這么多門用不完，可盡情發(fā)揮吧。
點(diǎn)評(píng)：FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉(zhuǎn)次數(shù)成正比，所以同一型號(hào)的FPGA在不同電路不同時(shí)刻的功耗可能相差100 倍。盡量減少高速翻轉(zhuǎn)的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。
電路設(shè)計(jì)誤區(qū)（五）
誤區(qū)五：這些小芯片的功耗都很低，不用考慮。
點(diǎn)評(píng)：對(duì)于內(nèi)部不太復(fù)雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個(gè)ABT16244，沒有負(fù)載的話耗電大概不到1 毫安，但它的指標(biāo)是每個(gè)腳可驅(qū)動(dòng)60毫安的負(fù)載（如匹配幾十歐姆的電阻），即滿負(fù)荷的功耗最大可達(dá)60*16=960mA ，當(dāng)然只是電源電流這么大，熱量都落到負(fù)載身上了。
電路設(shè)計(jì)誤區(qū)（六）
誤區(qū)六：存儲(chǔ)器有這么多控制信號(hào)，我這塊板子只需要用OE和WE信號(hào)就可以了，片選就接地吧，這樣讀操作時(shí)數(shù)據(jù)出來(lái)得快多了。
點(diǎn)評(píng)：大部分存儲(chǔ)器的功耗在片選有效時(shí)（不論OE和WE如何）將比片選無(wú)效時(shí)大100 倍以上，所以應(yīng)盡可能使用CS來(lái)控制芯片，并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。
電路設(shè)計(jì)誤區(qū)（七）
誤區(qū)七：這些信號(hào)怎么都有過(guò)沖啊？只要匹配得好，就可消除了。
點(diǎn)評(píng)：除了少數(shù)特定信號(hào)外（如100BASE-T 、CML ），都是有過(guò)沖的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL 的輸出阻抗不到50歐姆，有的甚至20歐姆，如果也用這么大的匹配電阻的話，那電流就非常大了，功耗是無(wú)法接受的，另外信號(hào)幅度也將小得不能用，再說(shuō)一般信號(hào)在輸出高電平和輸出低電平時(shí)的輸出阻抗并不相同，也沒辦法做到完全匹配。所以對(duì)TTL 、LVDS、422 等信號(hào)的匹配只要做到過(guò)沖可以接受即可。
電路設(shè)計(jì)誤區(qū)（八）
誤區(qū)八：降低功耗都是硬件人員的事，與軟件沒關(guān)系。
點(diǎn)評(píng)：硬件只是搭個(gè)舞臺(tái)，唱戲的卻是軟件，總線上幾乎每一個(gè)芯片的訪問(wèn)、每一個(gè)信號(hào)的翻轉(zhuǎn)差不多都由軟件控制的，如果軟件能減少外存的訪問(wèn)次數(shù)（多使用寄存器變量、多使用內(nèi)部CACHE 等）、及時(shí)響應(yīng)中斷（中斷往往是低電平有效并帶有上拉電阻）及其它爭(zhēng)對(duì)具體單板的特定措施都將對(duì)降低功耗作出很大的貢獻(xiàn)。
電路設(shè)計(jì)誤區(qū)（九）
誤區(qū)九：CPU 用大一點(diǎn)的CACHE ，就應(yīng)該快了。
點(diǎn)評(píng)：CACHE 的增大，并不一定就導(dǎo)致系統(tǒng)性能的提高，在某些情況下關(guān)閉CACHE 反而比使用CACHE 還快。原因是搬到CACHE 中的數(shù)據(jù)必須得到多次重復(fù)使用才會(huì)提高系統(tǒng)效率。所以在通信系統(tǒng)中一般只打開指令CACHE ，數(shù)據(jù)CACHE 即使打開也只局限在部分存儲(chǔ)空間，如堆棧部分。同時(shí)也要求程序設(shè)計(jì)要兼顧C(jī)ACHE 的容量及塊大小，這涉及到關(guān)鍵代碼循環(huán)體的長(zhǎng)度及跳轉(zhuǎn)范圍，如果一個(gè)循環(huán)剛好比CACHE 大那么一點(diǎn)點(diǎn)，又在反復(fù)循環(huán)的話，那就慘了。
電路設(shè)計(jì)誤區(qū)（十）
誤區(qū)十：存儲(chǔ)器接口的時(shí)序都是廠家默認(rèn)的配置，不用修改的。
點(diǎn)評(píng)：BSP 對(duì)存儲(chǔ)器接口設(shè)置的默認(rèn)值都是按最保守的參數(shù)設(shè)置的，在實(shí)際應(yīng)用中應(yīng)結(jié)合總線工作頻率和等待周期等參數(shù)進(jìn)行合理調(diào)配。有時(shí)把頻率降低反而可提高效率，如RAM 的存取周期是70ns，總線頻率為40M 時(shí)，設(shè)3 個(gè)周期的存取時(shí)間，即75ns即可；若總線頻率為50M 時(shí)，必須設(shè)為4 個(gè)周期，實(shí)際存取時(shí)間卻放慢到了80ns。
電路設(shè)計(jì)誤區(qū)（十一）
誤區(qū)十一：這個(gè)CPU 帶有DMA 模塊，用它來(lái)搬數(shù)據(jù)肯定快。
點(diǎn)評(píng)：真正的DMA 是由硬件搶占總線后同時(shí)啟動(dòng)兩端設(shè)備，在一個(gè)周期內(nèi)這邊讀，那邊寫。但很多嵌入CPU 內(nèi)的DMA 只是模擬而已，啟動(dòng)每一次DMA 之前要做不少準(zhǔn)備工作（設(shè)起始地址和長(zhǎng)度等），在傳輸時(shí)往往是先讀到芯片內(nèi)暫存，然后再寫出去，即搬一次數(shù)據(jù)需兩個(gè)時(shí)鐘周期，比軟件來(lái)搬要快一些（不需要取指令，沒有循環(huán)跳轉(zhuǎn)等額外工作），但如果一次只搬幾個(gè)字節(jié)，還要做一堆準(zhǔn)備工作，一般還涉及函數(shù)調(diào)用，效率并不高。所以這種DMA 只對(duì)大數(shù)據(jù)塊才適用。
電路設(shè)計(jì)誤區(qū)（十二）
誤區(qū)十二：100M的數(shù)據(jù)總線應(yīng)該算高頻信號(hào)，至于這個(gè)時(shí)鐘信號(hào)頻率才8K，問(wèn)題不大。
點(diǎn)評(píng)：數(shù)據(jù)總線的值一般是由控制信號(hào)或時(shí)鐘信號(hào)的某個(gè)邊沿來(lái)采樣的，只要針對(duì)這個(gè)邊沿保持足夠的建立時(shí)間和保持時(shí)間即可，此范圍之外有干擾也罷過(guò)沖也罷都不會(huì)有多大影響（當(dāng)然過(guò)沖最好不要超過(guò)芯片所能承受的最大電壓值），但時(shí)鐘信號(hào)不管頻率多低（其實(shí)頻譜范圍是很寬的），它的邊沿才是關(guān)鍵的，必須保證其單調(diào)性，并且跳變時(shí)間需在一定范圍內(nèi)。
電路設(shè)計(jì)誤區(qū)（十三）
誤區(qū)十三：既然是數(shù)字信號(hào)，邊沿當(dāng)然是越陡越好。
點(diǎn)評(píng)：邊沿越陡，其頻譜范圍就越寬，高頻部分的能量就越大；頻率越高的信號(hào)就越容易輻射（如微波電臺(tái)可做成手機(jī)，而長(zhǎng)波電臺(tái)很多國(guó)家都做不出來(lái)），也就越容易干擾別的信號(hào)，而自身在導(dǎo)線上的傳輸質(zhì)量卻變得越差，因此能用低速芯片的盡量使用低速芯片。
電路設(shè)計(jì)誤區(qū)（十四）
誤區(qū)十四：信號(hào)匹配真麻煩，如何才能匹配好呢？
點(diǎn)評(píng)：總的原則是當(dāng)信號(hào)在導(dǎo)線上的傳輸時(shí)間超過(guò)其跳變時(shí)間時(shí)，信號(hào)的反射問(wèn)題才顯得重要。信號(hào)產(chǎn)生反射的原因是線路阻抗的不均勻造成的，匹配的目的就是為了使驅(qū)動(dòng)端、負(fù)載端及傳輸線的阻抗變得接近。但能否匹配得好，與信號(hào)線在PCB 上的拓?fù)浣Y(jié)構(gòu)也有很大關(guān)系，傳輸線上的一條分支、一個(gè)過(guò)孔、一個(gè)拐角、一個(gè)接插件、不同位置與地線距離的改變等都將使阻抗產(chǎn)生變化，而且這些因素將使反射波形變得異常復(fù)雜，很難匹配，因此高速信號(hào)僅使用點(diǎn)到點(diǎn)的方式，盡可能地減少過(guò)孔、拐角等問(wèn)題。
模擬電路設(shè)計(jì)注意事項(xiàng)
（1）為了獲得具有良好穩(wěn)定性的反饋電路，通常要求在反饋環(huán)外面使用一個(gè)小電阻或扼流圈給容性負(fù)載提供一個(gè)緩沖。
（2）積分反饋電路通常需要一個(gè)小電阻（約560歐）與每個(gè)大于10pF的積分電容串聯(lián)。
（3）在反饋環(huán)外不要使用主動(dòng)電路進(jìn)行濾波或控制EMC的RF帶寬，而只能使用被動(dòng)元件（最好為RC電路）。僅僅在運(yùn)放的開環(huán)增益比閉環(huán)增益大的頻率下，積分反饋方法才有效。在更高的頻率下，積分電路不能控制頻率響應(yīng)。
（4）為了獲得一個(gè)穩(wěn)定的線性電路，所有連接必須使用被動(dòng)濾波器或其他抑制方法（如光電隔離）進(jìn)行保護(hù)。
（5）使用EMC濾波器，并且與IC相關(guān)的濾波器都應(yīng)該和本地的0V參考平面連接。
（6）在外部電纜的連接處應(yīng)該放置輸入輸出濾波器，任何在沒有屏蔽系統(tǒng)內(nèi)部的導(dǎo)線連接處都需要濾波，因?yàn)榇嬖谔炀€效應(yīng)。另外，在具有數(shù)字信號(hào)處理或開關(guān)模式的變換器的屏蔽系統(tǒng)內(nèi)部的導(dǎo)線連接處也需要濾波。
（7）在模擬IC的電源和地參考引腳需要高質(zhì)量的RF去耦，這一點(diǎn)與數(shù)字IC一樣。但是模擬IC通常需要低頻的電源去耦，因?yàn)槟M元件的電源噪聲抑制比（PSRR）在高于1KHz后增加很少。在每個(gè)運(yùn)放、比較器和數(shù)據(jù)轉(zhuǎn)換器的模擬電源走線上都應(yīng)該使用RC或LC濾波。電源濾波器的拐角頻率應(yīng)該對(duì)器件的PSRR拐角頻率和斜率進(jìn)行補(bǔ)償，從而在整個(gè)工作頻率范圍內(nèi)獲得所期望的PSRR。
（8）對(duì)于高速模擬信號(hào)，根據(jù)其連接長(zhǎng)度和通信的最高頻率，傳輸線技術(shù)是必需的。即使是低頻信號(hào)，使用傳輸線技術(shù)也可以改善其抗干擾性，但是沒有正確匹配的傳輸線將會(huì)產(chǎn)生天線效應(yīng)。
（9）避免使用高阻抗的輸入或輸出，它們對(duì)于電場(chǎng)是非常敏感的。
（10）由于大部分的輻射是由共模電壓和電流產(chǎn)生的，并且因?yàn)榇蟛糠汁h(huán)境的電磁干擾都是共模問(wèn)題產(chǎn)生的，因此在模擬電路中使用平衡的發(fā)送和接收（差分模式）技術(shù)將具有很好的EMC效果，而且可以減少串?dāng)_。平衡電路（差分電路）驅(qū)動(dòng)不會(huì)使用0V參考系統(tǒng)作為返回電流回路，因此可以避免大的電流環(huán)路，從而減少RF輻射。
（11）比較器必須具有滯后（正反饋），以防止因?yàn)樵肼暫透蓴_而產(chǎn)生的錯(cuò)誤的輸出變換，也可以防止在斷路點(diǎn)產(chǎn)生振蕩。不要使用比需要速度更快的比較器（將dV/dt保持在滿足要求的范圍內(nèi)，盡可能低）。
（12）有些模擬IC本身對(duì)射頻場(chǎng)特別敏感，因此常常需要使用一個(gè)安裝在PCB上，并且與PCB的地平面相連接的小金屬屏蔽盒，對(duì)這樣的模擬元件進(jìn)行屏蔽。注意，要保證其散熱條。
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，1500家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，1500家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹